EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

62024498

PUBLICATION DATE

02-02-87

APPLICATION DATE

24-07-85

APPLICATION NUMBER

60162100

APPLICANT:

NIPPON TELEGR & TELEPH CORP

<NTT>;

INVENTOR:


BABA TATSUO;

INT.CL.

G11C 17/00 G11C 29/00

TITLE

MEMORY READ SYSTEM



ABSTRACT:

PURPOSE: To prevent erroneous read due to an electric noise without reducing the bit density by reading information from the same cell plural times continuously and comparing these information to determine output information.

CONSTITUTION: Information read to a node N1 is taken into a latch circuit 1 by a control clock φ 1 and is latched. Information is read again from the same cell, and read information is latched in a latch circuit 2 by a control clock φ 2, and information read from the same cell is latched in a latch circuit 3 by a control clock φ 3 similarly. Three pieces of latched information are subjected to majority decision by a majority decision circuit 4, and the result is read out to the external through an output buffer 5. The majority decision circuit 4 consists of 3 AND circuits A1~A3 and one OR circuit OR and outputs the same information as information inputted to the majority of the first ~ third input terminals.

COPYRIGHT: (C)1987,JPO&Japio

		-	•	
	\			
			/	
•				

⑲ 日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭62-24498

@Int.Cl.4

識別記号

<u>厅内整理番号</u>

每公開 昭和62年(1987)2月2日

G 11 C 17/00 29/00 6549-5B P-7737-5B

審査請求 未請求 発明の数 2 (全6頁)

49発明の名称:

メモリ読出し方式

②特 顋 昭60-162100

②出 願 昭60(1985)7月24日

饱発 明 者 馬 場

新姓 一

厚木市森の里若宮3番1号 日本電信電話株式会社厚木電

気通信研究所内

①出 願 人 日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

②代 理 人 弁理士 並木 昭夫 外1名

明 細 包

1. 発明の名称

メモリ統出し方式

2. 特許請求の範囲

1)統出し専用メモリにおいて、セルに記憶されている情報を統出す場合、N個(Nは奇数とする)のラッチ回路と1個の多数決論理回路を用い、メモリ内部で同一のセルから連続してN回情報を読出し、n番目(N≥n≥1)の統出し結果を上記n番目のラッチ回路に取り込んでラッチし、上記多数決論理回路により、上記N個のラッチ回路にうッチされている情報の多数決を採って出力情報を決定することを特徴とするメモリ統出し方式。

2) 読出し専用メモリにおいて、セルに記憶されている情報を読出す場合、1個のラッチ回路路 1 個の比較回路を用い、メモリ内部で同一のセルから連続して1回情報を読出し、 i 番目(i ≥ 1)の読出し結果を上記 i 番目のラッチ回路に 取り込んでラッチし、上記 1 個のラッチ回路に ラッチされている全情報を上記比較回路により比較

して、全てが一致したときはその情報を外部に統出し、一致しないときは更に統出し動作を繰り返し」番目(但し」=i + I × k . また I ≥ i ≥ l . k = 1 . 2 . …)に読出した結果を i 番目のラッチ回路に取り込んでラッチし、上記 I 個のラッチ回路にラッチされている情報が全て一致している情報が全て一致している。とを、上記比較回路により確認してからその情報を外部に読出すことを特徴とするメモリ読出し方式。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、統出し専用メモリ (ROMメモリ) 等において、信頼度の高い統出し動作が行えるよ うにしたメモリ統出し方式に関するものである。

〔従来の技術〕

世来ROMにおいて読出し動作を行うときは、 指定されたセルに記憶されている情報をピット線 上に取り出し、マルチプレクサ、アンプ、出力バ ッファを介して外部に読出していた。ROMメモ リの読出し動作は非破壊動作であり、読出し動作 でセルに記憶されている情報が破壊されることはない。また記憶している情報が、RAMメモリのように、雑音電流等の要因で失われてしまうこともない。

従ってセルに記憶されている情報そのものが失われることはないが、読出し動作中に、各種の電気的雑音により、アンプやラッチ回路が誤動作すれば、誤った情報が読出される危険性(以後、誤読出しと呼ぶ)がある。特に高密度化のため、セルに記憶される情報を多値化した場合などは、アンプに入力される信号振幅が小さくなるため誤動作し易くなる。

このような誤動作を防ぐ一手法として複数セル1ビット方式が知られている。この方式ではは数と、複数個のセルに同一の情報を記憶させ、読出し時には各セルからの情報の多数決を探って出力をでいる。このため過半数のセルからの情報が誤ってこのがない限り、誤銃出しは起こらない。従ってこの方式は誤読出しを防ぐ上では効果的であるが、1ビットに対し複数個のセルを割り当てなければなら

上記目的を達成するため、本発明は、メモリ内 部で自動的に、同一のセルから複数回連続して情 報を読出し、それらの結果を比較して出力情報を 決定するようにしており、そしてこのことを特徴 とするものである。

(実施例)

 ないため、ピット密度(記憶容量/チップサイズ) が大きく低下するという問題があった。

また他の手法として記憶情報に対し誤り検出・ 訂正用の情報を付加する方式も知られている。この場合も、読出し情報において多くの情報の誤り検出・訂正を行おうとすると、必要な誤り検出・ 訂正用の情報が増大し、やはりピット密度が大幅に低下するという問題があった。またROMの設計が追加されるため、それだけROMの設計が複雑になるという欠点があった。

(発明が解決しようとする問題点)

そこで本発明においては、メモリ統出しに際し、 ビット密度を低下させることなく、またメモリの 設計を複雑にすることなしに、電気的雑音により 生じる誤読出しを防止すること、を解決すべき問 題点としている。従って本発明は、上述のことを 可能にするメモリ統出し方式を提供することを目 的とする。

(問題点を解決するための手段および作用)

に接続し、出力バッファ 5 の制御端子に制御クロック ¢ 4 を接続する。

なお、多数決回路 4 は、図示の如く 3 個のアンド回路 A 1 ~ A 3 と 1 個のオア回路 O R から成り、その第 1 ~ 第 3 の入力端子の過半数 (本例では 2)に入力された情報と同じ情報を出力するようになっている。

第2図は、第1図に示した回路における各部信号の動作タイミング図である。

第1図、第2図を参照して回路動作を説明する。 読出し動作は、周期式の場合はチップイネイブル クロックなどの外部クロックが立ち上がることに より、また非周期式の場合はアドレス信号の変化 を内部で検出することにより始まる。

まずチップ内部で発生させた基本クロック 0 (このクロックは従来のROMで使われるチップセレクトクロックに相当するもので、第1図には図示していない)が立ち上がることにより回路が活性化され、指定されたセル(図示せず)の情報が、図示せざるビット線、マルチプレクサ、アン

プを介してノードN1へ統出される。

この情報は、制御クロック ¢ 1 をハイレベルにすることにより、ラッチ回路 1 に取り込まれ下下ッチされる。次に基本クロック ¢ 0 が一端降でセルから再び立ち上がることにより、再度同じセルからの銃出し動作が行われ、銃出し情報が制御クロック ¢ 2 によりラッチ回路 2 にラッチされる。同じセルから銃出された情報が制御クロック φ 3 によりラッチ回路 3 にラッチされる。

次に多数決回路 4 により、ラッチされた 3 つの情報の多数決を探り、結果を出力パッファ 5 では、統出て外部へ読出す。なお出力パッファ 5 では、統出し動作が開始されてから、連続して誘出された情報の多数決が採られるまで、制御クロック φ 4 は、かロウレベルとなって出力端子をハイインビーダンス状態に保っている。この制御クロック φ 4 は、制御クロック φ 1 . φ 3 を入力とする R - S フリップフロップ回路を用いれば容易に発生できる。

本実施例の読出し方式では、周一のセルから3

また本実施例では、読出し回数を3回と奇数に 設定しているが、もし情報の誤読出しに一定の傾向があれば、読出し回数は偶数であってもよい。 たとえば誤読出し回録とんどが、情報「0」を読出しのほとんどが、情報「1」と読んでしまう場合であるなら、多数とさずれば果として「0」、「1」同数が得られたによっな「0」を読出し情報と決定するようなとはない。こうすれば本実施例を使うことなく、続出し時間を短縮できるなどの利点が得られる。

第3図は、本発明の他の実施例を示す回路図で

ある。同図に示す実施例は、2個のラッチ回路1. 2、オア回路OR1、排他的ノア回路(XNOR)、 インバータNOT、出力バッファ5、2個のトラ ンジスタQ1、Q2、制御クロックøATD、ø ATDB (ø ATDの相補信号) 、ø 5, ø 6 を 用い、ラッチ回路1の入力端子、出力パッファ 5 の入力端子、インバータNOTの入力端子、トラ ンジスタQ1のソースを相互接続してノードN1 とし、インバータNOTの出力端子をトランジス タQ2のソースと接続し、トランジスタQ1のド レインとトランジスタQ2のドレインとラッチ回 路2の入力端子とを相互接続し、トランジスタQ I のゲートに制御クロック ø A T D を接続し、オ ア回路OR1の第1の入力端子とトランジスタQ 2のゲートに制御クロック 4 ATDBを入力し、 ラッチ回路 Ι の制御端子に制御クロックφ 5 を入 カし、オア回路ORの第2の入力端子に制御クロ ック ø 6 を入力し、オア回路 O R の出力端子をラ ッチ回路2の制御端子に接続し、ラッチ回路1. 2 の出力端子をそれぞれ排他的ノア回路 X N O R

の 2 つの入力端子に接続し、排他的ノア回路 X N O R 回路の出力端子と出力バッファ 5 の制御端子を接続してノードN 2 としている。

第 4 図は、第 3 図に示した回路における各部信 号のタイミング図である。

第3図、第4図を参照して回路動作を説明する。 統出し動作は、図示せざるチップクタATDがハイレベルからロウレベルへ変化を検出し、制御クロックタATDがハイレベルになる。制御クロックタATDがロウレベルになると基本クロックタ0がハイレベルになり情報が一つのよび活性化されて、指定されたセルの情報ができるピット線、マルチプレクサ、アは制御クロックタ5によりラッチ回路1にラッチされる。

またこのとき制御クロック e A T D B がハイレベルであるためトランジスタ Q 2 が選通し、制御クロック e A T D がロウレベルにあることからトランジスタ Q 1 がカットオフする。このためインバータ N O T を介してラッチ回路 2 にはラッチ回

路1におけるのと相補的な信号が書き込まれラッチされる。従ってノードN2(排他的ノア回路 X N O R の出力端子)がロウレベルとなり、出力バッファ 5 の出力端子はハイインピーダンス状態となる。

そして更にもう一度同一のセルからの競出しが 行われて結果が制御クロック ø 5 によりラッチ回路 1 にラッチされ、排他的ノア回路 X N O R によ

る情報が等しいことを確認してから、別番地のセルに対する読出し動作が開始されるまではロウレベルに固定される。このような動作タイミングをもつ基本クロック ø 0 を発生させるためには、例えば第5図に示すような回路を用いればよい。

でで、は、 では、、ののでは、とのでは、、ののでは、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、ののでは、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、ののでは、ののでは、ののでは、ののでは、ののでは、ののでは、ののでは、ののでは、ののでは、ののでは、ののでは、ののでは、ののでは、、ののでは、ののでは、ののでは、ののでは、ののでは、ののでは、ののでは、ののでは、ののでは、ののでは、ののでは、ののでは、ののでは り、 ラッチ回路 2 に前回からラッチされている情 報と比較される。

この様にしてラッチ回路1.2内の情報が一致するまで、同一のセルからの読出しが繰り返され、一致した時点で出力バッファ 5 を介してセル情報が外部へ読出される。なお第4図では、最初に読出した情報と2回目に読出した情報が異なり、2回目に読出した情報と3回目に読出した情報といいます。5から情報が出力した場合を例にとって示してある。

このように本実施例では、同一セルから統出された情報が2度続けて同一である場合のみ外部へ情報を統出す。このためソフトエラー等の一時的な雑音により生じる誤動作を防ぐ上で極めて効果的であり、しかも1ビット/1セルであるから、複数セル1ビット方式のようにピット密度を低下させることもない。

本実施例で使っている基本クロック # 0 は、内 部で読出し動作を繰り返すための基本クロックと して使われ、ラッチ回路 1.2 にラッチされてい

互接続して出力端子としている。

動作原理を述べる。読出し動作が開始されてか らラッチ回路1.2にラッチされている情報が一 致するまでは、制御クロックφ A T D、ノード電 圧 V N 2 のどちから一方が第 4 図に見られる如く ロウレベルであるためトランジスタQ3が導通し、 トランジスタQ3、遅延回路6、第2のインバー タNOT 2 によりループが形成れる。このループ により出力端子からは、一定の周期でロウレベル。 ハイレベルを繰り返すクロックø0が得られる。 またラッチ回路1.2にラッチされている情報が 一致して、外部に情報が読出された後は、制御ク ロック♦ATD、ノード電圧VN2が共にハイレ ベルになることから、トランジスタロ3がカット オフとなってこのループが切断されると共に、ト ランジスタQ4が導通することにより基本クロッ ク ø 0 はロウレベルに固定される。

(発明の効果)

以上説明したことから分かるように、本発明に よる読出し方式を使えば、ROMメモリに小規模 の回路を付加するのみでほとんどドット密度を低下させることなく、ソフトエラー等の一時的な雑音により生じる誤読出しを助ぐことができ、極めて信頼性の高い読出し動作が行えるという利点がある。

4. 図面の簡単な説明


第1図は本発明の一実施例を示す回路図、第2 図は第1図の回路における各部信号の動作タイミングを示す波形図、第3図は本発明の他の実施例を示す回路図、第4図は第3図の回路における各部信号の動作タイミングを示す波形図、第5図は第3図に示した実施例で使用する基本クロックの発生回路例を示した回路図、である。


符号の説明


1~3…ラッチ回路、4…多数決回路、5…出 カバッファ、6…遅延回路

代理人 弁理士 並 木 昭 夫


代理人 弁理士 松 崎 清







特開昭62-24498 (6)



⑲ 日本国特許庁(JP)

① 特許出額公開

⑫ 公 開 特 許 公 報 (A)

昭62 - 24498

@Int Cl.1

識別記号

庁内整理番号

母公開 昭和62年(1987)2月2日

G 11 C 17/00 29/00 6549-5B P-7737-5B

審査請求 未請求 発明の数 2 (全6頁)

国発明の名称・

メモリ読出し方式

②特 題 昭60-162100

②出 額 昭60(1985)7月24日

砂発明者 馬場

奋 雄

厚木市森の里若宮3番1号 日本電信電話株式会社厚木電

気通信研究所内

①出 願 人 日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

②代 理 人 并理士 並木 昭夫 外1名

明 細 包

1. 発明の名称

メモリ統出し方式

2. 特許請求の範囲

1)読出し専用メモリにおいて、セルに記憶されている情報を読出す場合、N個(Nは奇数とする)のラッチ回路と1個の多数決論理回路を用い、メモリ内部で同一のセルから連続してN回情報を読出し、n番目(N≥ n≥1)の読出し結果を上記の番目のラッチ回路に取り込んでラッチもし、上記多数決論理回路により、上記N個のラッチを路にラッチされている情報の多数決を採って出力情報を決定することを特徴とするメモリ統出し方式。

2) 読出し専用メモリにおいて、セルに記憶されている情報を読出す場合、1個のラッチ回路と1個の比較回路を用い、メモリ内部で同一のセルから連続して1回情報を読出し、1番目(1 ≥ 1 ≥ 1) の読出し結果を上記1番目のラッチ回路に 取り込んでラッチし、上記1個のラッチ回路に ラッチされている全情報を上記比較回路により比較 して、全てが一致したときはその情報を外部に統出し、一致しないときは更に統出し動作を繰り返し j 番目 (但し j = i + j × k . また! ≥ i ≥ l . k = 1 . 2 . …) に読出した結果を i 番目のラッチ回路に取り込んでラッチし、上記!個のラッチ回路にラッチされている情報が全て一致していることを、上記比較回路により確認してからその情報を外部に読出すことを特徴とするメモリ読出し方式。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、統出し専用メモリ (ROMメモリ) 等において、信頼度の高い統出し動作が行えるようにしたメモリ統出し方式に関するものである。

〔従来の技術〕

従来ROMにおいて銃出し動作を行うときは、 指定されたセルに記憶されている情報をピット線 上に取り出し、マルチプレクサ、アンプ、出力パ ッファを介して外部に銃出していた。ROMメモ リの銃出し動作は非破壊動作であり、銃出し動作

特開昭62-24498 (2)

でセルに記憶されている情報が破壊されることはない。また記憶している情報が、RAMメモリのように、雑音電流等の要因で失われてしまうこともない。

従ってセルに記憶されている情報そのものが失われることはないが、読出し動作中に、各種の電気的雑音により、アンプやラッチ回路が誤動作すれば、誤った情報が読出される危険性(以後、誤読出しと呼ぶ)がある。特に高密度化のため、セルに記憶される情報を多値化した場合などは、アンプに入力される信号振幅が小さくなるため誤動作し易くなる。

このような誤動作を防ぐ一手法として複数セル 1 ピット方式が知られている。この方式ではは、複数個のセルに同一の情報を記憶させ、続出し時には各セルからの情報の多数決を探って出力を次める。このため過半数のセルからの情報が誤っているい限り、誤読出しは起こらない。従ってこの方式は誤読出しを防ぐ上では効果的であるが、1 ピットに対し複数個のセルを割り当てなければなら

上記目的を達成するため、本発明は、メモリ内 部で自動的に、同一のセルから複数回連続して情 報を読出し、それらの結果を比較して出力情報を 決定するようにしており、そしてこのことを特徴 とするものである。

(実施例)

 ないため、ピット密度(記憶容量/チップサイズ) が大きく低下するという問題があった。

また他の手法として記憶情報に対し誤り検出・ 訂正用の情報を付加する方式も知られている。この場合も、読出し情報において多くの情報の誤り 検出・訂正を行おうとすると、必要な誤り検出・ 訂正用の情報が増大し、やはりピット密度が大幅 に低下するという問題があった。またROMの設 計時に、誤り検出・訂正用の情報を付加する工程 が追加されるため、それだけROMの設計が複雑 になるという欠点があった。

(発明が解決しようとする問題点)

そこで本発明においては、メモリ銃出しに際し、 ビット密度を低下させることなく、またメモリの 設計を複雑にすることなしに、電気的雑音により 生じる誤読出しを防止すること、を解決すべき問 題点としている。従って本発明は、上述のことを 可能にするメモリ銃出し方式を提供することを目 的とする。

(問題点を解決するための手段および作用)

に接続し、出力バッファ 5 の制御端子に制御クロック ¢ 4 を接続する。

なお、多数決回路 4 は、図示の如く 3 個のアンド回路 A 1 ~ A 3 と 1 個のオア回路 O R から成り、その第 1 ~ 第 3 の入力端子の過半数(本例では 2)に入力された情報と同じ情報を出力するようになっている。

第2図は、第1図に示した回路における各部信号の動作タイミング図である。

第1図、第2図を参照して回路動作を説明する。 読出し動作は、同期式の場合はチップイネイブル クロックなどの外部クロックが立ち上がることに より、また非同期式の場合はアドレス信号の変化 を内部で検出することにより始まる。

まずチップ内部で発生させた基本クロック ø 0 (このクロックは従来のROMで使われるチップ セレクトクロックに相当するもので、第1図には 図示していない)が立ち上がることにより回路が 活性化され、指定されたセル(図示せず)の情報 が、図示せざるピット線、マルチプレクサ、アン プを介してノードNIへ読出される。

次に多数決回路4により、ラッチされた3つの情報の多数決を探り、結果を出力バッファ5では、読出て外部へ読出す。なお出力バッファ5では、読出し動作が開始されてから、連続して読出された情報の多数決が探られるまで、制御クロックφ4は、かロウレベルとなって出力端子をハイインピーダンス状態に保っている。この制御クロックφ4は、制御クロックφ1、φ3を入力とするR-Sフリップ回路を用いれば容易に発生できる。

本実施例の読出し方式では、同一のセルから3

回繰り返して洗出しを行い、得られた結果の多数 快を採って出力情報を決定する。このためソフト エラー等の一時的な雑音により生じる誤統出しを 防ぐ上で極めて効果的であり、しかも1ビット/ 1セルであるから、複数セル1ビット方式のよう にピット密度を大幅に低下させることとない。本 実施例では、統出し回数を3回に設定しているが、 就出しの回数を増やせば、アクセス時間は長さる。 るものの、それだけ信頼性を上げることができる。

また本実施例では、統出し回数を3回と奇数に設定しているが、もし情報の誤統出しに一定の傾向があれば、流出し回数は偶数であってもよい。たとえば誤銃出しのほとんどが、情報「0」を僚報「1」と読んでしまう場合であるなら、多数決の結果として「0」、「1」同数が得られたときは「0」を統出し情報と決定するような構成にすればよい。こうすれば本実施例を使うことなく、統出し時間を短縮できるなどの利点が得られる。

第3図は、本発明の他の実施例を示す回路図で

ある。同図に示す実施例は、2個のラッチ回路1. 2、オア回路ORI、排他的ノア回路(XNOR)、 インバータNOT、出力バッファ5、2個のトラ ンジスタQ1、Q2、制御クロック♦ATD。♦ ATDB (ø ATDの相補信号) 、 ø 5 , ø 6 を 用い、ラッチ回路1の入力端子、出力バッファ5 の入力端子、インバータNOTの入力端子、トラ ンジスタQIのソースを相互接続してノードNI とし、インバータNOTの出力端子をトランジス タQ2のソースと接続し、トランジスタQ1のド レインとトランジスタQ2のドレインとラッチ回 路2の入力端子とを相互接続し、トランジスタQ I のゲートに制御クロック ø A T D を接続し、オ ア回路OR1の第1の入力端子とトランジスタQ 2のゲートに制御クロック 4 A T D B を入力し、 ラッチ回路 1 の制御端子に制御クロック ø 5 を入 カし、オア回路ORの第2の入力端子に制御クロ ック ø 6 を入力し、オア回路 O R の出力端子をラ ッチ回路2の制御端子に接続し、ラッチ回路1. 2の出力端子をそれぞれ排他的ノア回路 X N O R

の 2 つの入力端子に接続し、排他的ノア回路 X N O R 回路の出力端子と出力パッファ 5 の制御端子 を接続してノードN 2 としている。

第4図は、第3図に示した回路における各部信 号のタイミング図である。

またこのとき制御クロック ø A T D B がハイレベルであるためトランジスタ Q 2 が導通し、制御クロック ø A T D がロウレベルにあることからトランジスタ Q 1 がカットオフする。このためインバータ N O T を介してラッチ回路 2 にはラッチ回

路1におけるのと相補的な信号が書き込まれラッ チされる。従ってノードN2(排他的ノア回路X NORの出力端子)がロウレベルとなり、出力パ ッファ 5 の出力端子はハイインピーダンス状態と なる。

次に基本クロック 40 が一端降下してから再び 立ち上がることにより、再度同じセルから情報が 銃出され、この情報が制御クロックøfによりラ ッチ回路 2 にラッチされる。前回ラッチ回路 1 に ラッチされた情報と今回ラッチ回路2にラッチさ れた情報が排他的ノア回路XNORで比較され、 等しければノードN 2 がハイレベルとなり、出力 パッファ 5 を介して、セル情報が読出される。ま た、これらラッチ回路 1. 2 にラッチされている 情報が等しくなければノードN2はロウレベルの まま留まり、出力パッファ5の出力端子はハイイ ンピーダンス状態に保たれる。

そして更にもう一度同一のセルからの銃出しが 行われて結果が制御クロックφ5によりラッチ回 路1にラッチされ、排他的ノア回路XNORによ

る情報が等しいことを確認してから、別番地のセ ルに対する読出し動作が開始されるまではロウレ ベルに固定される。このような動作タイミングを もつ基本クロックφ0を発生させるためには、例 えば第5図に示すような回路を用いればよい。

この回路ではナンド回路NAND、2個のイン バータNOT1、NOT2、2個のトランジスタ Q3, Q4、遅延回路6、制御クロックøATD、 第3回におけるノードN2のノード電圧VN2を 使い、ナンド回路NANDの2つの入力端子に制 御クロック Φ Α Τ D、ノード電圧 V N 2 を接続し、 ナンド回路NANDの出力端子をトランジスタQ 3のゲートと第1のインバータNOT1の入力端 子とに接続し、第1のインバータNOT1の出力 端子をトランジスタQ4のゲートに接続し、トラ ンジスタQ3のソースと第2のインパータNOT 2の出力端子とを接続し、トランジスタQ3のド レインと遅延回路6の一方の端子とを接続し、ト ランジスタQ4のドレインと第2のインパータN OT2の入力端子と遅延回路6の他方の端子を相

り、ラッチ回路2に前回からラッチされている位 報と比較される。

この様にしてラッチ回路1、2内の情報が一致 するまで、同一のセルからの読出しが繰り返され、 一致した時点で出力パッファ 5 を介してセル情報 が外部へ読出される。なお第4図では、最初に読 出した情報と2回目に読出した情報が異なり、2 回目に読出した情報と3回目に読出した情報とが 等しくて、出力パッファ 5 から情報が出力した場 合を例にとって示してある。

このように本実施例では、同一セルから統出さ れた情報が2度続けて同一である場合のみ外部へ 情報を疏出す。このためソフトエラー等の一時的 な雑音により生じる誤動作を防ぐ上で極めて効果 的であり、しかも1ビット/1セルであるから、 複数セルIピット方式のようにピット密度を低下 させることもない。

本実施例で使っている基本クロックφのは、内 部で読出し動作を繰り返すための基本クロックと して使われ、ラッチ回路1、2にラッチされてい

互接統して出力端子としている。

動作原理を述べる。読出し動作が開始されてか らラッチ回路1.2にラッチされている情報が一 致するまでは、制御クロック ø A T D 、ノード電 圧VN2のどちから一方が第4図に見られる如く ロウレベルであるためトランジスタQ3が導通し、 トランジスタQ3、遅延回路6、第2のインバー タNOT2によりループが形成れる。このループ により出力端子からは、一定の周期でロウレベル、 ハイレベルを繰り返すクロックすりが得られる。 またラッチ回路1、2にラッチされている情報が 一致して、外部に情報が読出された後は、制御ク ロック φ ATD、ノード電圧VN2が共にハイレ ベルになることから、トランジスタQ3がカット オフとなってこのループが切断されると共に、ト ランジスタQ4が導通することにより基本クロッ ク 4 0 はロウレベルに固定される。

(発明の効果)

以上説明したことから分かるように、本発明に よる統出し方式を使えば、ROMメモリに小規模 の回路を付加するのみでほとんどドット密度を低下させることなく、ソフトエラー等の一時的な雑音により生じる誤銃出しを防ぐことができ、極めて信頼性の高い読出し動作が行えるという利点がある。

4. 図面の簡単な説明


第1図は本発明の一実施例を示す回路図、第2 図は第1図の回路における各部信号の動作タイミングを示す波形図、第3図は本発明の他の実施例を示す回路図、第4図は第3図の回路における各部信号の動作タイミングを示す波形図、第5図は第3図に示した実施例で使用する基本クロックの発生回路例を示した回路図、である。


符号の説明


1~3…ラッチ回路、4…多数決回路、5…出 カバッファ、6…遅延回路

代理人 弁理士 並 木 昭 夫

代理人 弁理士 松 崎 清







特開昭62-24498 (6)

